平成25年 秋期 基本情報技術者 午後 問01
問01 5問選択問1 論理演算と加算器に関する次の記述を読んで,設問1〜4に答えよ。 真を1,偽を0として,主要な論理演算の真理値表を,表1に示す。
設問1 AND,OR,XOR,NOT の各論理演算を行う論理回路を用いて,NAND と NOR の 論理演算を行う論理回路を作成した。 次の記述中の に入れる正しい答えを, 解答群の中から選べ。ここで,X,Y は1ビットの入力,Z は1ビットの出力とする。 (1) NAND の論理回路は である。 (2) NOR の論理回路は である。 a,b に関する解答群
設問2 各1ビットの入力 X,Y を加算して,その結果を各1ビットの Z と 桁上がり C に出力する“半加算器”の真理値表を表2に,論理回路を図1に示す。 図1中の に入れる正しい答えを, 解答群の中から選べ。
表2 半加算器の真理値表 解答群 オ XOR 設問3 各1ビットの入力 X,Y と,下位桁からの1ビットの桁上がり Cin を 加算して,その結果を各1ビットの Z と桁上がりの C に出力する“全加算器”の真理値表を 表3に,論理回路を図2に示す。 図2中の に入れる正しい答えを,解答群の中から選べ。
表3 全加算器の真理値表 解答群 設問4 2の補数表現による4ビットの符号付き2進整数を加算する加算器を 図3に示す。加算器は,2進整数 A4 A3 A2 A1 と B4 B3 B2 B1 を加算して,結果 S4 S3 S2 S1 を出力する。 添字は桁の位置を示しており,値が大きいほど上位の桁を表す。
図3 加算器の論理回路 最上位ビットの加算において,A4,B4,C3 の値が表3の 全加算器の真理値表のそれぞれ X,Y,Cin の値のβ部分の組合せになるとき, 桁あふれが生じる。これを検出するための論理回路を図4に,S1 〜S4 が 全て 0 となる場合を検出する論理回路を図5に示す。 図4中と図5中の に入れる正しい答えを, 解答群の中から選べ。 図4 桁あふれ検出の論理回路
c,d に関する解答群 オ XOR
[←前の問題] [次の問題→] [問題一覧表] [分野別] [基本情報技術者試験TOP ] |